公众号记得加星标⭐️，第一时间看推送不会错过。
如今谈及计算机存储器，大多数人会想到 “RAM”，或是手机、笔记本电脑中的长期存储空间。但在这些简单术语背后，是一个庞大而迷人的半导体存储器技术生态系统，每种技术都有其自身的发展历程、设计理念以及在现代电子设备中的作用。从本质上讲，计算机存储器用于存储信息 —— 从处理器正在使用的指令与数据，到我们保存在固态硬盘和存储卡中的海量用户内容与系统文件。然而，不同存储器在响应速度、数据保持时间以及每千兆字节成本方面并不相同。
本文将重点介绍四种现代计算机存储器：只读存储器（ROM）、动态随机存取存储器（DRAM）、静态随机存取存储器（SRAM）以及闪存。每一种存储器都代表了速度、成本、功耗与数据持久性之间的一种独特权衡。理解这些权衡不仅对硬件工程师至关重要，对发烧友、超频玩家、存储空间追求者，以及任何希望优化性能、做出明智购买决策，或仅仅想了解驱动其计算机的技术原理的人来说，同样不可或缺。
本文不仅会拆解这些存储器是什么、如何工作，还会探讨它们为何重要、如何在数十年创新中演进，以及它们的优缺点对从游戏电脑、数据中心到智能手机等各类系统的实际影响。无论你是要在不同 DDR5 内存套件中做选择，想知道固态硬盘为何使用后会变慢，还是只想理解现代计算机如何以极快速度调度数据流动，各类计算机存储器之间的协同作用都是一切的起点。
存储器的本质是什么？
从核心来看，计算机存储器是计算系统中以二进制数字（比特）形式存储信息的部分，这些信息可供处理器或图形处理器（GPU）等其他系统组件即时使用，或根据用户需求长期保存。但 “存储器” 一词实际上涵盖了一系列特性、性能表现与系统角色截然不同的技术。
存储器并非只是一个存放数据的盒子，而是一个分层生态系统，旨在平衡速度、容量、成本与数据持久性 —— 原因很简单：没有任何一种技术能同时做到快速、廉价、大容量与高耐用。
两大基本存储器类别：易失性与非易失性
存储器最基本的分类方式之一，是看断电后是否保留数据：
易失性存储器
这类存储器需要持续供电才能维持存储的比特。一旦断电，数据就会丢失。因此，易失性存储器通常用于对速度要求极高的临时存储。它主要包含两个子类：动态随机存取存储器（DRAM）与静态随机存取存储器（SRAM），后文将详细介绍。
非易失性存储器
在非易失性存储器中，数据即使断电也能保留。这使其适用于长期存储，以及需要在多次开关机之间保存信息的系统。例子包括只读存储器（ROM）、磁盘、光盘与闪存。
易失性之外：访问方式与性能
第二个核心概念是存储器的访问方式：
随机存取：任意存储单元的读写时间大致相等。RAM 中的 “R” 即代表这一特性；
顺序存取：数据必须按顺序读取，随机访问速度较慢。硬盘驱动器与老式磁带存储即为此类，即便比特最终存储在非易失性介质中。
存储器层次结构：为何多种类型共存
现代计算并非只依赖一种存储器，而是将多种存储器组织成一个层次结构：
寄存器：位于中央处理器（CPU）核心或 GPU / 张量处理器（TPU）计算单元内部的超小、超快 SRAM；
高速缓存：靠近处理器的高速 SRAM，用于缓冲频繁访问的数据；
主存（DRAM）：容量比缓存更大、速度更慢，作为处理器的主要工作区；
非易失性存储：大容量、低速设备，用于长期存储操作系统文件、应用、游戏与个人文件。
这一层次结构之所以存在，是因为处理器速度的发展历来远快于存储器速度。如果不将不同成本与性能的存储器分层，CPU 就会频繁闲置等待数据，这种现象被称为 “存储墙”。
定义存储器的核心属性
工程师设计或对比存储器技术时，会关注几项关键指标：
速度：数据读写的快慢；
延迟：从发出请求到数据开始传输的延迟；
带宽：单位时间内可传输的数据量；
容量：可存储的数据量；
每比特成本：单位存储的生产成本；
持久性：断电后数据是否保留；
能耗：影响电池续航与发热，尤其在小型设备中。
没有任何一种存储器能在所有指标上都表现优异，这正是现代计算机组合使用多种存储器、而非依赖单一通用方案的原因。
尽管现代计算机存储器在最底层物理层面以比特形式存储数据，但其部分特性通常以字节表示，1 字节等于 8 比特。
这对日常系统为何重要
程序执行：启动应用时，程序通常从低速非易失性存储加载到高速易失性存储器，使 CPU 能尽可能快速高效地处理；
高速缓存：现代 CPU 利用数据局部性 —— 近期或邻近数据更可能被重复使用 —— 将其存入基于 SRAM 的极高速缓存，避免重复访问时承受 DRAM 更高的延迟代价；
长期存储：各类文件、游戏与其他杂项数据存放在非易失性存储器（如 NAND 闪存）中，正因它无需供电即可保存数据，尽管性能低于 RAM。
接下来，我们将逐一介绍本文涵盖的四种主流现代计算机存储器的特性、应用场景、优缺点，首先从只读存储器（ROM）开始。
ROM — 只读存储器
在现代计算领域，只读存储器（ROM）泛指一大类断电后仍能保存数据的非易失性存储器技术。与断电丢失数据的易失性存储器不同，ROM 传统上用于存放系统启动与正常运行所需的固定数据或固件，如启动代码、微码或嵌入式控制器指令。
尽管现代产品常常模糊 “只读” 与 “可重写” 存储器的界限，但理解经典 ROM 子类及其演进，有助于解释从早期游戏卡带到现代 PC 与智能手机固件存储的一切。
ROM 的主要作用是可靠存储关键、长期有效的数据：
非易失性，内容在开关机后依然保留；
固件与启动加载程序 —— 包括现代 PC 上的 BIOS / 统一可扩展固件接口（UEFI）—— 传统上存放在 ROM 中；
许多嵌入式系统（从家电到控制器）依赖 ROM 存放稳定的板载软件。
除少数专用系统外，ROM 并不适合频繁重写。但随着时间推移，各类子类型逐步演进，提供了不同程度的灵活性。下文将介绍它们的优缺点与典型应用。
经典 ROM 子类型
以下是 ROM 的主要类别，从永久固化到电可重写：
掩膜 ROM（MROM）—— 工厂编程，不可修改
掩膜 ROM 在制造过程中编程，数据模式通过定制光罩物理嵌入芯片。由于比特在出厂时已 “硬连线”，后续无法更改。
优点
稳定性高，读取速度快；
大规模量产成本低，定制光罩步骤替代了制造后编程。
缺点
缺乏灵活性，任何修改都需要新光罩与重新流片；
小批量或频繁更新的产品中很少使用。
典型应用
早期游戏卡带与主机 ROM；
代码固定的嵌入式系统。
可编程 ROM（PROM）—— 一次性可编程
PROM 出厂为空白，用户可通过专用设备（PROM 编程器）一次性编程。编程时内部熔丝被选择性 “烧断” 以定义存储比特，编程后数据不可更改。
优点
无需定制光罩即可自定义编程；
适合在制造流程后期将固件镜像写入电路。
缺点
仅可编程一次，出错通常意味着芯片报废。
典型应用
工业嵌入式系统、早期测试系统或专用逻辑。
EPROM（可擦除可编程只读存储器）——紫外线 (UV) 可擦除
EPROM 在 PROM 基础上改进，支持擦除与重新编程。擦除需将芯片（通过封装上的透明石英窗口）暴露在强紫外线下，重置浮栅晶体管。
优点
可重复使用，开发人员可迭代调试固件；
适合原型开发与传统 BIOS 芯片。
缺点
擦除需拆芯片并紫外线照射，已部署产品更新不便；
擦写次数受紫外线窗口损耗限制。
典型应用
早期微控制器固件与开发板。
EEPROM（电可擦可编程只读存储器）——电字节级可擦存储器
EEPROM 支持电擦除与重编程，无需从电路中取下芯片，比 EPROM 便捷得多。
独特特性
可选择性擦除与重写单个字节，而闪存通常以块为单位操作；
写入速度慢于 RAM，但比 EPROM 灵活。
优点
支持系统内更新（如通过 SPI 或 I²C 总线）；
适用于小型固件更新或配置数据。
缺点
写入寿命有限（通常数万至数百万次）。
典型应用
现代主板上的 BIOS/UEFI 固件存储；
微控制器嵌入式系统；
安全令牌与智能卡存储。
小结：各类 ROM 对比
DRAM — 动态随机存取存储器
动态随机存取存储器（DRAM）是当今计算系统中主流的主存形式。它利用微小电容存储电荷来保存数据，每个比特都需要定期刷新，因为电荷会缓慢泄漏。这种 “动态” 特性正是 DRAM 名称的来源 —— 它必须每秒数百次刷新以保留信息。由于 DRAM 单元比 SRAM 简单，因此芯片密度更高，大容量存储更具成本效益。这种成本、性能与密度的平衡，使 DRAM 成为从 PC 到服务器等设备中应用与操作系统的主要工作区。
工作原理上，DRAM 单元由一个小电容与一个访问晶体管组成，存储 1 比特数据。这些单元排列成二维行列表格，每个单元位于字线（行）与位线（列）的交点。
字线用于选择整行单元。内存控制器访问某一行时，会将该字线置高，打开该行所有单元的访问晶体管，使其连接到对应位线；
位线沿每列延伸，作为单元电容与灵敏放大器之间的数据传输通道。读操作时，位线先预充到中间电压，再激活字线。单元电容上的微小电荷会轻微改变位线电压，灵敏放大器检测并放大这一差异，生成逻辑值（1 或 0）。写操作时，位线被强驱动到目标逻辑电平，激活字线，电容充电（1）或放电（0）。
由于电容上的电荷会随时间泄漏，且读取操作本身会干扰单元电荷，现代 DRAM 必须定期重新读写每一行以刷新数据。
DRAM 主要特性
优点
高密度且成本合理：单位面积比特数高于 SRAM，每 GB 成本更低，适合做主存；
通用性能良好：虽慢于部分专用版本，但带宽足以应对广泛工作负载；
高度标准化：多代 DDR 在台式机、笔记本与服务器中广泛支持。
缺点
需要刷新周期：用电荷存储数据，需额外功耗维持内容；
易失性：与 SRAM 一样，断电数据全失；
延迟限制：整体吞吐量优秀，但随机访问延迟远高于 SRAM。
典型应用
台式机、笔记本、手机、服务器等设备的系统内存；
重视容量与成本的通用工作负载；
虚拟化、大数据集与大多数日常计算任务。
内存总线：数据如何传输
在计算系统中，总线本质是一组电气通路，用于在 CPU、内存与其他组件间传输信息。内存总线专门连接处理器（准确说是处理器内的内存控制器）与系统内存，实现 CPU 与 DRAM 等存储器之间的数据与指令传输。现代设计中，这一连接通常由内存标准定义，实现为高速接口，使 CPU 能高效快速读写内存。
内存总线由多个逻辑子总线组成：
地址总线：传输 CPU 要访问的存储单元地址（如 “读取地址 0x12345 处的字节”），地址总线宽度影响系统可寻址内存大小；
数据总线：在内存与 CPU 间传输实际数据，数据总线越宽，每次传输比特越多，整体吞吐量 / 带宽越高；
控制总线：传输控制信号（如读 / 写命令），协调数据传输的时机与方式。
这些总线共同构成内存操作的通信 “高速公路”。内存总线的宽度（并行线路数）与速度（频率）直接影响单位时间数据传输量（即内存带宽），就像更宽更快的公路能承载更多车辆。
现代系统中，传统前端内存总线已演进为更专用的点对点内存接口，集成到 CPU 内存控制器中，并由 DDR、LPDDR、GDDR、HBM 等标准定义，但寻址、数据传输与物理线路控制的基本原理依然适用。
DRAM 与 SDRAM：简要说明
尽管我们广泛用 DRAM 指代现代计算机主存，但实际上几乎所有现代 DRAM 芯片都是 SDRAM—— 同步动态随机存取存储器。SDRAM 与老式异步 DRAM 的区别在于，其命令与数据操作与系统时钟信号严格同步，意味着内存控制器（管理主存数据流的数字电路）与 DRAM 芯片同步运行。这种同步支持命令流水线与 Bank 交错等特性，相比老式异步 DRAM 接口大幅提升吞吐量与效率。事实上，DDR、LPDDR、GDDR 乃至 HBM 等所有 DRAM 变体，核心都基于 SDRAM，只是在同步基础上增加带宽、延迟、能效或专用场景的增强。
内存时序
例如 DDR5 内存套件规格 “30‑36‑36‑76” 这串数字，代表其主要内存时序，即内存执行关键操作所需的时钟周期数。由于 DRAM 按行列网格组织，访问数据需要先激活行，再读写列，这些操作会产生可测量延迟。最常见的时序包括：
CAS 延迟（tCL）：行已激活后，从发出读命令到数据可用的时钟周期数，是发烧友最熟悉的指标，常用来代表内存响应速度；
行到列延迟（tRCD）：激活行到访问该行内目标列之间的延迟，即行准备到列访问的时间；
行预充电时间（tRP）：切换到新行前，当前行必须 “预充电”（关闭），tRP 定义该操作所需时钟周期数；
行有效时间（tRAS）：行打开后必须保持激活的最小时钟周期数，之后才能安全关闭。
数值越低代表时钟周期越少，通常延迟越低，但实际延迟也取决于 DRAM 频率 —— 低速下的低时序与高速下的高时序，实际延迟（通常以纳秒表示）可能相近。
大多数内存模块在高传输速率与合理时序之间做平衡。发烧友调试性能时会调整这些值，或在评估套件时参考，因为它们影响 DRAM 模块在原始带宽之外响应内存请求的速度。
值得注意的是，常见的主要时序（tCL、tRCD、tRP、tRAS）并不能完全反映内存性能。其下还有二级、三级时序，控制 DRAM 对不同命令序列与刷新周期的更精细响应。这些次级时序通常不在包装上标注，但可在 BIOS/UEFI 中访问与调整，合理调校对带宽与延迟的影响远大于仅调整主要时序。PC 发烧友常将这些设置作为内存调校与超频的一部分，在基本时序与频率达标后进一步榨取性能。
以下是现代系统中四种主要 DRAM 类型，各自针对不同性能 / 功耗 / 成本优先级与环境优化。
DDR — 双倍数据率（标准系统内存）
DDR（双倍数据率）DRAM 是当今台式机、笔记本、工作站与服务器使用的主流系统内存。它在时钟上升沿与下降沿都传输数据，相比老式单数据率（SDR）DRAM，每时钟周期数据率翻倍。DDR 已历经多代演进（DDR1 到 DDR5，即将推出 DDR6），每一代都提升速度 / 频率、容量与能效。
优点
性能均衡：通用应用带宽、延迟与容量表现良好；
广泛支持与可升级：采用标准化模块（如 DIMM），易于安装与升级；
成本效益高：成熟制造与广泛应用使价格有竞争力，远便宜于 SRAM 且密度更高。
缺点
功耗中等：能效不如面向移动设备的 LPDDR；
带宽与延迟受限：访问延迟远高于 SRAM，带宽更低。
典型应用
消费级与企业级台式机、笔记本、服务器的主系统内存。
LPDDR — 低功耗 DRAM（移动与嵌入式 DRAM）
与传统 DDR 不同，LPDDR 内存芯片通常直接焊接在计算设备主板上，可与处理器直接通信。
低功耗 DDR（LPDDR）专为电池供电与移动设备定制，如笔记本、智能手机、平板。尽管基础 DRAM 技术与标准 DDR 相同，但 LPDDR 针对低电压运行优化，并配备额外省电模式。它通常直接焊在设备逻辑板上，而非用户可更换模块，使轻薄本、手机与平板体积更小、功耗更低。
优点
能效极佳：低电压运行，提升电池续航；
针对常开低功耗状态优化：移动工作负载性能良好且省电；
体积更小：板载设计节省空间，降低复杂度。
缺点
不可升级：通常板载焊接，无法像标准 DDR 那样用户更换；
延迟较高：时序更宽松，延迟通常高于 DDR。
典型应用
智能手机、平板、超轻薄笔记本、汽车系统。
GDDR — 图形 DRAM（高速图形内存）
与 LPDDR 一样，GDDR DRAM 也直接焊接在 GPU 电路板上。
图形 DDR（GDDR）是 DDR 的专用变体，专为图形与 “高度并行” 工作负载提供更高峰值带宽。更宽总线与更高时钟频率使 GDDR（如 GDDR6、GDDR7）能满足游戏渲染与其他带宽密集型计算任务所需的巨大吞吐量。它以部分能效为代价换取 raw speed，适合 GPU 与其他并行计算加速器，内存带宽直接影响性能。
优点
数据速率极高：快速在 GPU 与内存间传输大量数据；
针对并行工作负载优化：多通道内存可最大化吞吐量。
缺点
发热与功耗：高频率与宽总线导致发热与功耗增加；
非为通用内存设计：权衡偏向带宽而非延迟或灵活性。
典型应用
显卡 / GPU、游戏主机、专业可视化硬件。
HBM — 高带宽存储器（用于高性能计算的顶级带宽）
高带宽存储器（HBM）采用 3D 堆叠 DRAM 架构，大幅提升单封装内存带宽。通过硅通孔（TSV）与超宽总线，HBM 实现巨大吞吐量，每比特传输功耗远低于 DDR 与 GDDR。它通常通过中介层直接与高性能 GPU、AI 加速器或其他高性能计算（HPC）处理器配对，中介层是薄型中间基板，实现处理器与内存堆叠之间极密集、高速的连接，以极低延迟与功耗传输数千信号。
HBM 系统中，处理器裸片与一个或多个堆叠 DRAM 裸片在 2.5D 封装内并排置于中介层上，提供普通 PCB 难以实现的超细布线与微凸点连接。结果就是 HBM 闻名的宽位高带宽接口 —— 计算芯片与内存之间互连路径短，相比传统片外内存路由，吞吐量巨大且能效更佳。
优点
单堆叠带宽无与伦比：单封装可达数百 GB/s；
能效出色：每比特能耗（通常以皮焦为单位）低于传统 DDR/GDDR；
紧凑高密度：3D 堆叠节省空间，支持高性能板卡。
缺点
成本与复杂度极高：2.5D/TSV 封装与中介层增加制造成本；
容量低于标准 DRAM：专注高吞吐量而非超大容量。
典型应用
AI 加速器（GPU、TPU）与高性能计算。
小结：DRAM 类型对比
SRAM — 静态随机存取存储器
静态随机存取存储器（SRAM）是一种易失性存储器，但在现代计算中因其速度、可预测性与易用性占据特殊地位。尽管它不是最大或最便宜的存储器，但其独特特性使其在性能至上的系统中不可或缺，即便在其他方面代价高昂。
SRAM 是什么，如何工作
与 DRAM 用电容电荷存储数据并需要定期刷新不同，SRAM 使用晶体管网络构成触发器保存每比特数据。典型 SRAM 单元每比特使用 6 个晶体管（常称 6T 单元），只要供电就能稳定锁存 0 或 1，无需刷新操作。
这种 “静态” 特性正是其名称来源：比特写入后保持不变，直到被显式覆盖或断电。
SRAM 关键特性
SRAM 设计带来独特性能表现：
访问速度快：读写可在个位数纳秒完成，比 DRAM 数十纳秒快一个数量级；
无需刷新：数据保存在触发器而非电荷中，无需刷新周期，大幅降低延迟与后台维护能耗；
动态功耗低：无刷新开销，频繁访问时动态功耗更低，对缓存与高速逻辑非常有利；
时序可预测：无不可预测的刷新活动，延迟确定，对实时应用至关重要；
易失性：与大多数 RAM 一样，断电数据全失。
SRAM 优点
高速低延迟：晶体管单元使其成为常用最快存储器之一，访问近乎即时，适合要求快速响应的应用；
无刷新开销：不像 DRAM 需要暂停刷新，数据静态保存，无需额外电路与功耗；
对性能关键逻辑高效：可预测时序与快速访问提升整体吞吐量，尤其在一致性性能重要场景；
待机功耗更低：读密集与空闲场景下，无需持续刷新，整体功耗可能低于 DRAM。
SRAM 缺点
每比特成本高：每比特需多个晶体管，制造成本远高于 DRAM 与闪存，大容量存储不现实；
密度低：多晶体管单元使每比特硅片面积更大，相同容量下密度更低、裸片更大；
易失性：无电不保存数据，长期存储需电池或备份机制；
先进工艺漏电：虽无刷新开销，但先进低漏工艺（如深亚微米设计）仍有待机漏电流，削弱部分能效优势。
典型应用
因其速度与可预测性，SRAM 用于性能重于容量的场景：
CPU 与 GPU 高速缓存：L1、L2、L3 缓存首选，靠近核心最小化访问延迟；
寄存器文件与小型缓冲器：处理器与专用逻辑块内部的小型高速本地存储器；
实时与嵌入式系统：网络设备、控制系统等时序确定性重要场景，无刷新与低延迟优势巨大；
高速网络硬件：路由器与交换机中的数据包缓冲，快速排队转发流量；
ASIC/FPGA 块 RAM：专用集成电路（ASIC）与现场可编程门阵列（FPGA）嵌入 SRAM 块，作为可配置片上 / 暂存存储器，支持灵活逻辑设计。
总结
SRAM 的核心是速度与响应性。静态晶体管设计实现极快、可预测访问且无刷新开销，代价是密度低、每比特价格高。因此，它是 CPU/GPU 缓存与高速缓冲等性能关键角色的首选存储器，尽管不适合消费设备大容量存储。
闪存
闪存是一种非易失性固态存储器，断电后仍保留数据。早期非易失性存储（如 EEPROM）奠定基础，但闪存由东芝舛冈富士雄在 1980 年代开创，实现大规模、低成本电可擦除与重编程。
与断电丢失数据的 DRAM、SRAM 等易失性存储器不同，闪存通过在浮栅金属氧化物半导体场效应晶体管（MOSFET）上捕获电荷存储信息。这种设计无需机械部件即可保存数据，比传统机械硬盘更快更可靠，同时耐用且能效高。
随着技术演进，出现两大闪存家族：或非（NOR）与与非（NAND）。两者均基于浮栅单元，但架构、性能与理想应用场景不同。
NOR 与 NAND：区别何在
闪存名称源于单元互连的逻辑结构：
NOR 闪存模拟或非（并联）连接，支持对单个地址直接随机访问；
NAND 闪存采用与非（串联）结构，强调高密度与高效块操作，而非单字节访问。
这一架构差异对性能、成本与典型应用影响重大。
NOR 闪存
优点
随机访问快：支持字节级快速读取，适合直接从闪存执行代码（XIP）；
读取可靠：并联单元使字节级读取简单低延迟；
耐用性更高：小容量下数据保持与寿命通常优于 NAND。
缺点
存储密度低：并联设计占用更多芯片面积，单芯片最大容量受限；
擦写慢：大规模擦写慢于 NAND；
每比特成本高：单元尺寸大、密度低，价格高于 NAND。
典型应用
固件与启动 ROM（BIOS/UEFI），需就地执行；
代码量小的嵌入式系统与微控制器；
要求可靠随机访问与长期数据保持的系统。
NAND 闪存
优点
高密度：串联架构使单芯片容量更大、成本更低；
擦写高效：以大块操作，批量写入与擦除更快；
每比特成本低：规模效应与紧凑单元布局极具成本效益。
缺点
随机访问慢：页 / 块导向访问，随机读取慢于 NOR；
管理复杂：需要复杂的错误校正（ECC）、磨损均衡与坏块管理；
单元耐用性较低：虽 SLC/MLC/TLC/QLC 等新一代提供不同权衡，但小控制代码场景通常不如 NOR。
典型应用
大容量存储：SSD、存储卡、U 盘、手机内置存储；
重视密度与成本的大容量媒体与文件存储；
需求可扩展存储的消费设备与云存储。
NAND 闪存单元类型：SLC、MLC、TLC、QLC
NAND 闪存中，每个单元通过不同电压电平捕获电荷存储数据。单元内比特越多，所需电压电平越多，读写越复杂且易出错。因此存在多种单元结构，每单元存储比特数不同：
SLC（单级单元）：每单元 1 比特 —— 最简单、最稳健；
MLC（多级单元）：每单元 2 比特 —— 成本与性能折中；
TLC（三级单元）：每单元 3 比特 —— 密度很高；
QLC（四级单元）：每单元 4 比特 —— 当前主流最高密度。
一般来说，从 SLC ➝ MLC ➝ TLC ➝ QLC 的过程中，你会遇到以下权衡取舍：
存储密度上升（单芯片容量更大）；
每 GB 成本下降；
耐用性（写入次数）下降；
原始性能（尤其写入速度）趋于下降。
小结：闪存对比 — NOR vs NAND
存储器层次结构与实际权衡
如前文所述，没有任何一种存储器技术能完美胜任所有任务。现代计算机（包括手机、平板等移动设备）采用多层次存储器架构，平衡四大核心因素：速度、成本（能耗与金钱）、容量、断电是否保留数据。层次顶端是靠近处理芯片（CPU、GPU、TPU 等）的小容量高速易失性存储器，向下则是容量更大、速度更慢，最终用于长期存储的非易失性存储器。这种布局发挥每种技术的优势，弥补短板：SRAM 与 DRAM 等高速昂贵存储器作为处理器即时工作区，ROM 与闪存等持久技术提供可靠长期数据存储。这种组织方式使系统在实时计算响应迅速的同时，为大数据集与代码提供持久存储。
下表总结各现代计算机存储器的相关特性：
未来趋势
随着人工智能、云端数据中心、物联网设备等数据密集型应用推动现代计算需求暴涨，当今主流存储器技术的局限日益明显。因此，半导体行业正积极研究下一代存储器技术，包括模糊存储与工作内存界限、提升能效，或从根本上重新定义比特存储与访问方式。
Z 角存储器（ZAM）
备受关注的新兴技术之一是 Z 角存储器，由英特尔与软银旗下 SAIMEMORY 合作开发的全新堆叠内存架构。旨在挑战当前高带宽内存（HBM），提供更高密度、更大带宽与更佳能效，解决 AI 加速器（GPU、TPU）与高性能计算平台的内存瓶颈。早期开发目标 2029–2030 年商业化，行业活动展示原型标志着主流厂商重回内存创新。
磁阻 RAM（MRAM）
MRAM 用磁性而非电气状态存储数据，兼具非易失性、低延迟与高耐用性。STT‑MRAM（自旋转移矩）与 SOT‑MRAM（自旋轨道矩）等变体将性能推向 SRAM 级别速度，同时保留闪存持久性。近期使用钨层的突破实现约 1 纳秒开关速度，预示 MRAM 未来可作为超高速非易失性工作内存，寿命比闪存高数个数量级。
阻变 RAM（ReRAM/RRAM）
阻变随机存取存储器（ReRAM）利用介电材料电阻变化表示比特。单元结构简单、编程电压低、开关速度快、10 纳米以下工艺可扩展性优秀，有望实现超高密度非易失存储。部分行业合作（如 Weebit Nano 与德州仪器）显示嵌入式与物联网设备商用 ReRAM 即将落地，其适用于模拟与存内计算，成为下一代 AI 加速器与边缘计算候选。
相变存储器（PCM）
相变存储器（PCM）通过热量使硫系材料在非晶与晶态间切换，延迟远低于 NAND 闪存，耐用性更好。可利用多个中间状态实现多比特存储，且无需 DRAM 式刷新。尽管材料与能耗挑战仍存，研究持续提升写入效率与可扩展性，成为性能与持久性介于 DRAM 与闪存之间的存储级内存候选。
铁电与纳米 RAM 方案
其他实验技术以新方式结合非易失性、速度与耐用性。铁电闪存（FeNAND / 基于 FeFET 的闪存）将铁电极化融入类 NAND 结构，相比传统电荷陷阱闪存降低功耗、提升寿命与速度。同时，基于碳纳米管的纳米 RAM（NRAM）等概念承诺 DRAM 级速度、非易失性与潜在超高密度。这些技术尚处早期，但显示材料科学与器件工程可能推动现有架构大幅进步。
结语
存储器并非计算机中的单一组件，而是由多样技术构成的复杂生态，每种技术都在速度、持久性、成本与容量之间做出不同权衡。本文梳理了现代存储器四大支柱：ROM、DRAM、SRAM 与闪存，展示了它们如何各自发挥独特作用，让计算机高效运行。
这四种存储器共同揭示了计算设计的核心真理：没有任何一种技术能在所有指标上表现优异，因此系统采用层次化架构，发挥每种技术优势，弥补短板。从 ROM 中微小的固件，到闪存里 TB 级数据，从 SRAM 的极速响应，到 DRAM 的广阔工作区，每一种存储器都在我们日常使用的系统性能与能力中扮演关键角色。
展望未来创新 —— 从新兴非易失 RAM 到先进堆叠架构 —— 性能、持久性与成本之间的协同，将继续塑造存储器演进与下一代计算设备的构建方式。
https://wccftech.com/deep-dive-modern-computer-memory-rom-dram-sram-flash/
（来源：Wccftech ）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4323期内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
