比亚迪中国首款4纳米芯片是谁造的？能不能用华为提出的“韬定律”制作？|台积电|晶体管|比亚迪|韬定律|黄仁勋

2026年5月28日，在比亚迪“敢为”智能化战略发布会上，比亚迪发布了中国首款车规级4纳米自动驾驶芯片，支持L3、L4等自动驾驶场景，单颗芯片算力700 TOPS，三星并联2100 TOPS

王传福明确表示，整个芯片由比亚迪团队全流程自研！

王传福称比亚迪在2002年就组建了芯片团队，也就是24年前，是比亚迪半导体的前身。

比亚迪在这过去24年里围绕车规级芯片持续发展，做了IGBT、SiC功率芯片，到电池管理系统BMS芯片，再到L3/L4的高算力辅助驾驶芯片，比亚迪把芯片这一板块也补齐了。

王传福介绍比亚迪是中国最大的车规级芯片企业，已经推出超过2000款芯片产品，包含了家用电器、工业设备、智能汽车、消费电子、光伏储能等多个领域；其中车规级芯片覆盖13大类、566车规级芯片产品款产品，46个汽车品牌搭载。

王传福直言：“电动化的上半场看电池，智能化的下半场看芯片。”

比亚迪有超过7000人的芯片研发团队，投入超过1000亿元，有4大芯片研发基地和5座晶圆制造工厂。

那有网友就提出问题了，设计封装比亚迪能够自主完成，那么最关键的制造环节呢？因为咱们没有光刻机，7纳米以下的芯片都很难，谁来做的呢？

大白搜索了一下

没错，芯片代工还是台积电，在日本熊本工厂生产

于是网友们又提出了第二个问题，是否能用华为韬定律来制作这个芯片呢？不是说下半年将会生产等效3纳米的芯片么？

时间又拨回到5月25号，华为海思董事长何庭波正式提出韬τ定律，和摩尔定律走 “越做越小（几何缩微）” 不同，韬定律走 “越跑越快（时间缩微）”：

不硬拼 EUV、不追求 2/1.4nm 物理制程；

靠逻辑折叠、3D 堆叠、系统级时序优化，把信号在芯片里跑的距离 / 延迟压到最低；

目标就是用成熟制程（14/7nm），做到接近 2nm/1.4nm 的性能密度。

华为官网上写到，

华为创新性地提出了“逻辑折叠(LogicFolding)”等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。该体系以系统性降低时间常数τ为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升：

器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；电路层面：通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升；芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。

在过去六年的实践中，基于韬(τ)定律，华为已成功设计并量产了381款芯片，广泛覆盖了千行百业的需求。其中，将于2026年秋季面世的麒麟芯片，率先采用了逻辑折叠技术，性能大幅提升。（也就是说前面381款芯片并没有使用到逻辑折叠技术）预计到2031年，基于韬(τ)定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

也就是说，华为还要下半年才会有第一款逻辑折叠技术的芯片；

所以，比亚迪的芯片，暂时还没有使用韬定律来制造，原因也很简单！

首先韬定律下的华为独家技术体系，涉及专利、工具链、IP、软件栈，暂时还不对外授权。

其次台积电 N4C 是传统平面先进制程，本身不支持华为那种高密度逻辑折叠的设计规则。

比亚迪目前强项在车规级芯片设计 + 成熟制程制造 + 封测，没有韬定律所需的全套自研 EDA/IP/ 堆叠工艺。

不过华为官网上也明确表示