随着人工智能（AI）等新应用需求激增，先进封装成为了一个热门的话题，其中FOPLP（扇出型面板级封装）技术再次受到了关注。早在半年前就有消息称，台积电（TSMC）已组建专门的团队探索FOPLP技术，并计划建设一条小型生产线进行试产，目标是超越传统的方法。台积电还重启了玻璃基板技术研发，并在测试矩形基板。

打开网易新闻 查看精彩图片

据TrendForce报道，台积电已经为适配FOPLP封装的基板设定了初步规格，更倾向于300mm x 300mm，而不是之前所说的515mm x 510mm。台积电正在与设备供应商展开密切合作，最早在2026年建立小型生产线，并从2027年开始逐渐扩大规模。

台积电最初偏爱515mm x 510 mm的矩形基板在于拥有一定的成本优势，而且可以支持最大标线，问题是更大的尺寸会让翘曲问题加剧，还会导致运输和封装过程过渡期间有更高的损坏风险。为此台积电选择从300mm x 300mm开始，随着未来技术的进步，再逐步增加封装基板的尺寸。

台积电的3D Fabric系统集成平台对先进封装进行了分类，包括了三个部分，分别是用于3D芯片堆叠技术的前端封装SoIC、以及用于后端先进封装的CoWoS和InFO系列，其中基于FOWLP（扇出晶圆级封装）的InFO封装在2016年首次应用于iPhone 7的A10处理器。

近年来又发展出了FOPLP技术，提供了单位成本更低的封装，客户也被更具成本效益的解决方案所吸引，从而导致需求不断上升。