公众号记得加星标⭐️，第一时间看推送不会错过。
先进封装技术正迅速成为人工智能和高性能计算时代的核心推动力，这主要得益于三大支柱的融合：面板级封装 (PLP)、后端设备创新和集成电路基板。随着系统复杂性的增加和基于芯片的架构规模的扩大，传统的晶圆级封装方法正逐渐达到其极限。这种转变正推动行业迈向新的制造模式，重塑成本结构、性能优化和供应链动态。
Yole Group的分析师强调了三个关键信息：PLP是实现高性价比大尺寸集成的途径；后端设备是提升性能和可扩展性的战略驱动力；IC基板既是当今生态系统中的关键推动因素，也是瓶颈所在。这些趋势共同反映了半导体行业更广泛的架构转变。
面板级封装加速人工智能和高性能计算的扩展
面板级封装 (PLP) 正逐渐成为半导体系统的关键推动技术，这主要得益于人工智能 (AI) 和高性能计算 (HPC) 的快速发展。随着基于芯片组的架构和异构集成成为主流，封装尺寸持续增大，尤其是在 AI 加速器和数据中心处理器领域。这些大型系统需要先进的 2.5D 中介层和高端 IC 基板。然而，由于更大的中介层会减少每片晶圆上可容纳的封装数量，因此晶圆级封装的效率正变得越来越低。
PLP（封装级封装）利用更大的载流子尺寸来提高面积利用率和制造效率，提供了一种极具吸引力的替代方案。对于大尺寸封装，与WLP（晶圆级封装）相比，PLP可以显著提高载流子效率，从而使2.5D中介层解决方案的成本降低10-20%。这使得PLP在人工智能和高性能计算（HPC）应用领域尤为具有吸引力，因为在这些应用中，性能和成本扩展都至关重要。
市场发展势头强劲，预计2025年营收将超过3亿美元，未来几年还将快速增长。台积电计划于2029年左右携其CoPoS技术进入市场，预计将成为一个转折点，加速先进人工智能软件包的普及应用。
PLP技术的发展与设备和IC基板生态系统的进步密切相关。设备供应商正在改进工具以支持更大尺寸的面板，而基板和材料厂商则在探索新的解决方案，以实现基于面板的中介层。与此同时，来自LCD和PCB行业的公司也开始进入PLP价值链。尽管PLP技术潜力巨大，但在工艺成熟度、面板标准化和大尺寸制造方面仍然存在挑战。
多年来，芯片制造的重心几乎完全放在前端工艺技术上。然而，这种情况正在迅速改变。后端设备正在超越其传统的辅助角色，不再仅仅是半导体制造的最后一步。
人工智能和高性能计算的需求正推动设备制造商采用带宽更高、能效更高、逻辑和内存集成度更高的架构。这些需求促使高带宽内存（HBM）、基于芯片组的设计和异构集成成为主流，极大地提升了组装、键合、单片和检测设备在战略上的重要性。
这种转变在先进的互连键合解决方案中尤为明显，随着互连密度的提高和封装架构要求的日益提高，热压键合 (TCB) 和混合键合正成为关键技术。HBM 技术不断提升堆叠精度、热稳定性和良率控制的标准。芯片组架构需要更精确的芯片放置和更可靠的互连形成，以应对日益复杂的封装设计，尤其是在架构朝着更高 I/O 密度和更苛刻的中介层及基板设计发展时。
BESI、ASMPT、Hanmi、Kulicke 和 Soffa (K&S) 等供应商正日益调整其产品路线图，以满足下一代封装的要求。在下一代封装中，TCB 已成为提高吞吐量、降低成本和最终器件性能的关键因素，而混合键合正在成为下一个重大转折点。
BESI与其合作伙伴应用材料公司已成为该领域的领导者。此次合作也体现了一个更广泛的趋势：前端和后端技术的融合将推动下一代技术范式的实现。
面板级加工的价值在于设备供应商能否在不影响成品率的前提下，将精度和工艺控制扩展到更大尺寸。这不仅仅是降低成本的问题，更是在提高生产效率的同时，保持先进包装应用所需的对准精度、翘曲控制和工艺均匀性。
因此，面板封装的发展也与设备封装息息相关，因为设备供应商也是讨论的焦点。事实上，向更大尺寸封装的过渡要求后端设备生态系统远远超越传统的晶圆级封装流程。这一点在设备生态系统中已初见端倪：K&S明确将其TCB技术定位为从晶圆级封装到面板级封装的桥梁；ASMPT正在推广支持PLP的贴片和工艺；DISCO则通过大型面板切割系统不断扩展面板单片化能力。
先进的后端设备依赖于全球精密组件、运动系统、光学元件、热模块、自动化硬件和专用材料组成的网络，这意味着该行业日益受到地缘政治压力、关税、出口管制和区域制造业不平衡的影响，这些因素都可能影响交货时间和产能提升。随着包装需求的加速增长，拥有弹性供应链、强大的区域支持以及本地化服务和生产能力的公司更有可能占据更有利的地位。
C基板不仅仅是系统中的另一层，它们是支撑整个先进封装生态系统的关键基础。
在台积电的CoPoS实现商业化规模，以及PLP平台达到人工智能和高性能计算领域广泛应用所需的工艺成熟度之前，有机集成电路基板仍然不可或缺。它们是当今领先的人工智能加速器、定制超大规模集成电路以及基于HBM系统的架构基础。
基板规格的提升速度已经超过了行业现有能力的预期。基板尺寸已从2023年的100毫米跃升至短期路线图中的200毫米以上；层数正向30层甚至更多迈进；每个封装的I/O连接数已达50万。每一次增长都迫使集成电路基板制造采用更先进的设备，并需要更高的资本支出才能跟上步伐。后端设备供应商在芯片级解决TCB和混合键合的精度挑战，同样也由集成电路基板制造商在封装级同时解决。
IC基板供应链存在重大风险和脆弱性，PLP可能会继承这些风险和脆弱性。T型玻璃纤维实际上处于垄断市场，产能扩张受限于熔炉建设周期，下游投资无法缩短这一周期，而标准化最早也要到2027年才能实现。ABF介电薄膜也面临类似的集中风险。这些并非采购方面的挑战，而是架构上的制约因素，决定着整个先进封装生态系统如今能否快速依赖IC基板，以及未来能否快速依赖面板。
面板级封装、后端设备演进和集成电路基板这三大力量并非偶然汇合的独立趋势，而是同一架构转变的体现。它们在三个方面同时推进，共同迈向一种新的制造范式，在这种范式下，集成电路基板制造和面板级工艺之间的界限将变得愈发清晰。
先进封装技术正进入一个关键阶段，系统级集成至关重要。随着封装级工艺（PLP）的成熟、后端设备的演进以及基材限制的加剧，一些关键问题随之出现：生态系统能够以多快的速度扩展？谁将引领这一转型？
这些答案将塑造人工智能基础设施的未来。让我们继续讨论。您认为先进封装领域的下一个瓶颈或突破点是什么？
面板级封装第二波浪潮
在大型矩形面板而非圆形晶圆上加工半导体封装的想法已经流传多年，期间曾多次引起关注，但随着实际困难超过预期收益而逐渐被搁置。然而，最终实现这一目标的压力正在不断增加。
人工智能加速器和高性能计算组件的体积越来越大，晶圆级的经济效益开始难以满足这些面积需求。与其说是行业主动选择面板，不如说是经济和技术变革推动着行业朝着面板化的方向发展。
“如今，封装对于持续扩展产品规模的重要性不亚于其他任何因素，” Lam Research全球产品集团高级副总裁Sesha Varadarajan在最近的一次主题演讲中表示。“先进的封装技术将所有类型的器件整合在一起，而封装规模的扩展不仅仅像通常认为的那样是为了提高I/O密度。它还意味着要集成新型架构，未来可能还会包括硅光子学。”
支持更大尺寸的理由
面板级加工的经济效益显而易见。对于大型、昂贵的AI和HPC封装而言，主要的成本驱动因素并非硅片本身（硅片本身价格昂贵且密度高），而是围绕其构建的衬底和组装基础设施。基于晶圆的加工限制了单次运行可处理的单元数量，而随着模块尺寸接近甚至最终超过光刻胶的限制，这种限制的成本将变得越来越高。
随着封装尺寸的增大，每片300mm晶圆上可容纳的单元数量减少，边缘损耗增加，且每个加工步骤的成本被分摊到更少的可销售封装上。其结果是，随着模块面积的扩大，晶圆级经济效益持续恶化。面板加工通过用总面积大数倍的矩形基板取代圆形晶圆中介层来解决这个问题，从而提高了每次加工的单元数量，并更有效地分摊了固定成本。
SavanSys总裁Amy Lujan在最近的一次演讲中表示：“普遍的共识是，我们正处于面板扇出技术的第二波浪潮中。最初，人们对面板封装的兴趣主要集中在标准扇出方案上，即在大面板上使用类似的封装方式。而现在，高性能计算（HPC）和人工智能（AI）芯片的需求促使我们都开始关注面板扇出技术，以用于更先进的工艺流程。”
卢扬的成本模型专门针对310mm x 310mm范围内的面板尺寸，这比晶圆级封装尺寸有了显著提升，而无需完全过渡到已提出的最大面板尺寸。这些中间尺寸目前正受到广泛关注，反映出随着封装复杂性的增加，可实现的经济效益显著提高。为下一代人工智能加速器设计的封装成本高昂，即使每次处理运行的单元数量只有适度的提升，也足以证明对新工艺开发的大量投资是合理的。
经济论证无法解决，而业界也越来越清楚地认识到，面板级处理的复合挑战不能仅仅依靠晶圆级经验来扩展。
压力下的玻璃
玻璃作为面板级基板应用的候选材料备受关注。它的热膨胀系数可以与硅非常接近，表面平整光滑，足以支持细间距加工，而且其光学透明性使其适用于某些组装流程中至关重要的紫外或激光脱粘工艺。这些特性使得玻璃成为有机基板的理想替代品，而有机基板在尺寸稳定性、高频介电损耗以及大尺寸下的翘曲等方面存在诸多已知的局限性。
玻璃的问题在于其脆性，而且随着基材尺寸的增大，这种脆性并不会变得更容易控制。玻璃引入的大多数失效模式在理论上是可以理解的，但在实践中却难以消除。随着加工工艺向面板形式发展，这一点尤为明显，因为面板的边长会增加，承受的应力也会成倍增加，而且每个后续工序都会继承前面工序累积的机械历史。
初始玻璃材料的表面质量也是一个比人们通常认为的更为重要的变量。原材料制备或早期研磨抛光步骤中引入的微裂纹会成为应力集中点，后续加工过程可以利用这些应力集中点。湿法蚀刻、热循环和机械操作都可能引发或扩展这些裂纹，而它们造成的损伤可能要到工艺流程的后期才会显现为可见的缺陷。
“如果初始表面质量差，那么在整个下游工艺过程中都存在破损的风险，”Plan Optik AG晶圆级封装和先进封装销售主管Jonas Discher在最近的一次演讲中表示。“我们讨论的仍然是一种脆性材料。微裂纹会导致良率下降和可靠性问题。”
尺寸缩放问题加剧了这种担忧，而且这种担忧难以通过工程手段规避。在300毫米晶圆上可控的微裂纹，在衬底尺寸为310毫米×310毫米或更大时，会成为一个更为严重的变量。这是因为随着总边长的增加，操作次数也随之增加，加工过程中产生的机械应力会分布在更大且更不均匀的区域内。
裂纹问题不仅存在于玻璃内部，而且遵循特定的力学规律，因此仅靠工艺调整难以解决。玻璃通孔（TGV）对于玻璃基板的电气布线功能至关重要，而填充其中的铜在热循环下的行为与周围的玻璃截然不同。对失效过程的详细表征足以解释为什么简单的材料替换无法解决问题。
应用材料公司先进封装工艺集成工程师 Poulomi Mukherjee 在最近的一次演讲中表示：“在加热过程中，由于热膨胀系数不匹配，铜的膨胀幅度更大，铜凹槽所在区域实际上成为了应力集中点。裂纹就从这里开始萌生。一旦开始冷却，铜就会拉扯玻璃，产生拉应力，从而导致裂纹沿周向扩展。”
充分理解失效机制并能通过实验重现该失效过程，是找到材料解决方案的关键，但这条道路并非一帆风顺。应用材料公司测试了不同热膨胀系数 (CTE) 和模量组合的衬里材料，最终找到了一种能够同时解决两种失效模式的配置。高热膨胀系数衬里无法解决原有的不匹配问题。低热膨胀系数衬里虽然能够抵抗开裂，但其高模量意味着它无法吸收产生的应变能。最终有效的方案需要同时具备这两种特性。
“如果衬垫采用高模量低热膨胀系数的材料，虽然可以补偿模量不匹配的问题，但由于模量过高，衬垫无法变形来补偿产生的应力，”穆克吉解释说。“最佳方案是采用低热膨胀系数、低模量的材料。这种材料既能补偿热膨胀系数的差异，又能通过低模量吸收部分应变能。”
模型显示，优化后的衬垫可将关键应力集中点的应力降低高达 60%。该方法还能改善种子层与玻璃侧壁的粘合力，从而无需额外的工艺步骤即可解决另一种常见的失效模式。该解决方案更广泛地体现了面板级开发现阶段所面临的问题——需要对整个通孔流程中的材料特性、沉积设备和工艺顺序进行协同设计。由于玻璃成分各异，因此每种解决方案都必须在生产中可能遇到的各种基板类型上进行验证。
即使是加工过程中临时使用的载体（而非最终封装的永久部件），随着面板尺寸的增大，也引发了新的工程问题。玻璃载体可以回收并重复用于多个生产批次，这种假设在经济上很有吸引力，但其机械性能却很脆弱。最近的研究开始量化载体的抗损伤能力在正常使用过程中究竟会下降多少。
“我们通过对比全新和重复使用的玻璃载体，研究了扇出工艺历史的影响，”日月光电子（ ASE）工程项目经理Wiwy Wudjud表示。“这种对比使我们能够评估热暴露、机械搬运或累积工艺应力是否会随着时间的推移降低边缘完整性。重复使用的玻璃载体出现了碎裂和约43微米的微缺陷。这种损伤很可能是由于最终工艺和清洗步骤中的机械应力或化学物质暴露造成的。”
经测量，重复使用的玻璃托架的冲击韧性相对于新的托架显著下降，边缘可见的碎裂与托架抵抗搬运和加工过程中常见冲击力的能力直接相关。这并非意味着玻璃托架不能重复使用，而是意味着在未进行量化边缘完整性检测的情况下重复使用会带来风险，而生产环境尚未系统地解决这一风险。随着面板尺寸的增大和托架更换成本的增加，这一差距亟待弥合。
面板级
翘曲面板级封装中的翘曲通常被视为封装问题，因为它表现为成品面板的弯曲或卷曲。但问题的根源远不止于此，它源于所选层材料的特性、聚合物对固化和热循环的响应、铜密度梯度如何改变堆叠结构的刚度平衡，以及每个工艺步骤产生的残余应力如何在下一个步骤开始前累积。在晶圆级，几何形状和工艺经验有助于控制这种累积。但在面板级，同样的力作用于更大的区域，结构支撑却更少，因此，在没有专用材料的情况下，控制这些力的余地会大大缩小。
在面板生产流程中，临时粘合层是造成翘曲变异的一个常被忽视的因素。在晶圆级加工中，临时粘合材料经过多年的生产开发和验证，其在标准工艺条件下的性能具有相当高的可预测性。然而，在面板级加工中，同样的材料需要均匀涂覆更大的面积，在更大的机械载荷下保持厚度一致，并承受比其最初设计用于晶圆级加工的工艺流程更为严苛的热变化。
“临时粘合材料的总厚度变化直接影响减薄器件的质量和均匀性，其变化幅度应足够小，以满足此类器件（尤其是HBM DRAM芯片）所需的极薄化要求，”Brewer Science封装解决方案业务开发工程师Hamed Gholami Derami表示。“面板级封装需要具有更高热稳定性和机械稳定性的新型临时粘合材料。”
临时键合偏差的实际后果是，它会沿着工艺流程向前传播，且事后难以纠正。如果键合层在 310mm 面板上涂覆不均匀，后续的研磨步骤将导致器件变薄，厚度也随之出现偏差。这种偏差会影响后续键合步骤的对准，进而影响互连良率，最终影响面板形式的经济效益——而这正是面板形式最初吸引人的地方。
德拉米指出，从晶圆到面板的过渡进一步加剧了这个问题，因为要均匀地涂覆更大的面积更加困难，而且现有的材料并非为面板级工艺的机械和热要求而设计的。
这些挑战并非仅限于面板本身。玻璃面板上所需的重分布层 (RDL) 工艺对材料提出了更高的要求，几乎达到了当前基板级光刻技术可靠交付的极限。在目前面板级 RDL 所追求的线宽和间距分辨率下，标准光刻胶材料和工艺化学方法已接近极限，而大尺寸面板所需的套刻精度也远超有机基板领域以往所能达到的水平。
弗劳恩霍夫可靠性与集成研究所 (IZM) 基板和面板技术组组长 Lars Boettcher 在最近的一次演讲中表示：“我们迫切需要研究新的方案和新的光刻胶材料，以解决分辨率达到两微米甚至更低的问题。此外，还需要考虑新的设备，例如大型加热板，以便在涂覆后固化这些材料。”
能够处理更大矩形尺寸的面板级CVD和PVD设备才刚刚开始出现。面板尺寸液态介电材料的应用和开发设备尚未标准化。此外，处理面板级工艺流程产生的大量计量和过程控制信息所需的数据管理基础设施本身就是一项意义重大的工程挑战。这些问题本身都可以解决，但只有解决了这些问题，面板尺寸所带来的经济效益才能真正实现。
键合界面良率，规模化应用
面板级芯片集成中混合键合技术的推广，加剧了本已十分棘手的衬底问题。混合键合技术提供的互连密度是任何基于凸点的互连方式都无法比拟的，对于需要在异构芯片阵列上实现高带宽、低功耗的AI加速器而言，这种密度优势至关重要。然而，混合键合技术本身就存在缺陷，而面板加工过程中引入的各种变异性恰恰会加剧这些缺陷。
在混合键合技术的发源地——代工厂，洁净度是工厂层面的设计参数。从空气处理到工具表面，再到工艺化学品的纯度，所有环节都围绕着防止颗粒物破坏混合键合的良率而展开。而OSAT（外包半导体组装测试）工厂的设计并非基于这一假设。随着混合键合技术向后端转移，以支持基于芯片组的面板封装，工艺要求与环境条件之间的差距必须通过其他方式来弥合。
“随着混合键合技术从晶圆厂向OSAT（外包半导体组装和测试）厂转移，颗粒污染已成为首要问题，”安靠公司芯片和FCBGA集成副总裁Mike Kelly表示。“仅仅一个纳米级的颗粒就足以将玻璃层剥离，并污染 晶圆上的许多芯片。在晶圆厂，环境已经非常洁净，但随着技术向OSAT厂和其他公司转移，颗粒污染就如同致命的打击。”
设备制造商正在开发集群式工具来应对这一挑战，这些工具能够在机器内部维持局部洁净环境，在工具层面上达到接近晶圆厂洁净度的标准，而无需整个工厂都达到这些标准。这是一种可行的工程解决方案，但它增加了成本和复杂性，而且在各种面板级生产条件下，何为足够的局部洁净度这一问题，目前尚未能从生产数据中得到解答。在面板级生产中，一旦出现问题，后果将更加严重。大型面板上的污染事件每次影响的单元数量远多于晶圆上的污染事件，因此良率损失的经济效益也相应更高。
模拟尚未建成的产品
为尚未批量生产的结构设计面板级工艺流程存在固有的困难。玻璃在面板尺度下的实际工艺条件下的材料特性尚未完全明确。工程师所依赖的仿真工具是基于晶圆级几何形状和工艺流程进行验证的，而模型预测与生产结果之间的反馈回路，虽然经过数十年的晶圆制造实践不断完善，但在面板尺度上才刚刚开始积累。
面板级加工所要支持的设计的复杂性，使得这一挑战变得尤为具体。衡量先进封装组件尺寸大小的一个有效指标是光刻掩模。对于最先进的设备而言，单次光刻曝光所能覆盖的区域约为 26mm x 33mm。超过此面积的封装需要将多次曝光拼接在一起，因此，设计所跨越的光刻掩模区域数量已成为衡量其规模和复杂性的一个实用指标。
Synopsys研发执行总监Sutirtha Kabir表示：“设计方案正从几个光罩场扩展到更多。而且，目前正在讨论的是，在本十年末，光罩场的数量将达到几十个。有机中介层中已经嵌入了数十个硅桥。这些设计非常复杂，而EDA（电子设计自动化）在其中扮演着至关重要的角色。”
为了更直观地说明这一发展轨迹，一个包含42个光罩的设计将占据大约100mm x 150mm甚至更大的面积，具体取决于布局。这已经远远超出了面板尺寸的范畴，也远远超出了晶圆级工艺的经济承受范围。Kabir提到的30多个嵌入式硅桥并非无关紧要的细节。每个硅桥都是一个精密放置的组件，有着各自的对准要求。构建和加工如此复杂的结构所产生的累积应力，正是当前仿真工具在面板尺度上仍在努力精确建模的多变量问题。
对包含30个或更多嵌入式桥接结构在20步面板级工艺流程中的性能进行建模，这与对300毫米晶圆进行建模有着本质区别。在面板级工艺流程中，每一步都会引入自身的应力，并继承前几步的累积历史。仿真库中的标称材料属性只是一个起点，但特定玻璃配方在特定固化和热处理流程下的实际性能可能与这些属性存在差异，而这些差异只有生产经验才能揭示。此外，制造商也不愿分享能够提高模型精度的工艺数据，因为这些数据代表着来之不易的竞争优势。
结论：未来工作的走向
随着面板级包装技术从研究阶段迈向实际工程阶段，其核心挑战逐渐清晰：并非传统意义上的包装挑战，而是材料和工艺整合方面的挑战，而这些挑战恰好是在包装的背景下得到解决的。
玻璃面板能否可靠地制造以适应大批量生产，取决于表面处理、金属化、热循环性能以及临时粘合材料的性能。随着间距缩小，混合粘合的良率能否在OSAT工厂保持稳定，则取决于污染控制、CMP工艺管理以及铜在细间距下的机械极限。这些问题都无法孤立地解决，而那些在转型过程中表现最出色的公司，正将其视为材料和工艺的整合问题，并将封装作为整合层，而不是将封装问题视为材料作为辅助因素。
推动第二波浪潮的经济因素是切实存在的，而且随着人工智能封装尺寸的不断增大，这些因素不会减弱。面板级处理的成本优势反而更加显著，而非减弱，因为其所服务的封装成本更高、面积更大。然而，从具有吸引力的经济效益到可靠的量产，需要克服诸多棘手的工程难题，而这些难题的解决速度取决于在尚未大规模实现的制造环境中积累生产经验的速度。
（来源：编译自semiengineering）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4379内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
热门跟贴