这项成果克服了高堆叠3D闪存面临的主要挑战，例如单元电流衰减、晶圆翘曲和大块尺寸。
众所周知，NAND闪存是一种非易失性存储，这意味着即使断电也能保留数据，适用于U盘、数码相机、手机和计算机等诸多领域。
NAND单元架构于1987年提出，单元（cell）在接触插头（contact plugs）之间串联，以显著减少面积。1988年，NAND将Fowler-Nordheim (FN) 隧道技术用于编程和擦除。与热载波编程相比，这实现了低功耗运行，为大规模并行操作铺平了道路。此后，NAND闪存技术在2D NAND的基础上成功扩展，直至2015年左右。3D NAND技术于2007年问世，至今已成为主流技术。
据悉，铠侠（Kioxia）和闪迪（Sandisk）已成功演示了全球首个（据两家公司称）采用直接晶圆间铜键合技术的多层单元阵列CMOS（MSA-CBA）结构中的四层单元（QLC）运行。两家公司认为，这一成果是实现超过1000层的超高密度3D闪存的重要技术里程碑，并将于2026年6月在美国夏威夷举行的“2026年超大规模集成电路研讨会”（VLSI Symposium 2026）上联合发布。
克服高堆叠 3D 闪存的“重大挑战”
2026 年 VLSI 研讨会将于 2026 年 6 月 14 日至 18 日举行。铠侠和闪迪将在研讨会上联合发表他们的研究成果，题为“用于 1000 字线以上超高密度 3D 闪存的晶圆对晶圆铜直接键合多层堆叠单元阵列架构”。
两家公司解释说，这项成果克服了高堆叠3D闪存面临的主要挑战，例如单元电流衰减、晶圆翘曲和大块（BLK）尺寸。他们表示，“这些成果是实现具有1000层或更多堆叠结构的超高密度3D闪存的一个重要里程碑。”
先前发布的技术亮点包括 MSA-CBA 器件结构的概念图，显示了顺序堆叠和键合；由两个阵列晶圆组成的堆叠单元阵列的 FIB-SEM 图像，每个晶圆有 218 线，证明了大规模堆叠的有效性；以及显示单个第一和第二单元阵列和 MSA-CBA 的 Vth（阈值电压）分布特性的插图。
2026 年 VLSI 研讨会还将邀请 SAIMEMORY、Intel 等公司就“用于高带宽 3D 存储器的多晶圆（9 层）、超薄（每堆叠 3μm-Si）和创新的熔合键合一体化架构”进行演讲。
目前，3D NAND芯片的主要生产商包括三星电子、西部数据、东芝旗下的铠侠（Kioxa）、SK海力士等。面对诸多挑战，业界各厂商不断投入研发。
早在2024年泛林就宣布推出面向 3D NAND 闪存制造的第三代低温介质蚀刻技术 Lam Cyro 3.0。在现有3D NAND 的生产中，需要用从器件顶部至底部的细长垂直孔道将各层存储单元连接起来。
泛林集团全球产品部高级副总裁Sesha Varadarajan 表示：Lam Cryo 3.0 为（我们的）客户实现 1000 层 3D NAND 铺平了道路。泛林低温蚀刻已被用于 500 万片晶圆的生产，而我们的最新技术是 3D NAND 生产领域的一项突破。它能以埃米级精度创建高深宽比图形特征，同时降低对环境的影响，蚀刻速度是传统介电工艺的两倍多。Lam Cryo 3.0 是我们的客户克服人工智能时代关键 NAND 制造障碍所需的蚀刻技术。
而在孔道构建过程中，即使图形特征与目标轮廓出现原子级的轻微误差，也可能对存储新品的电气性能产生负面影响，并可能影响良率。而Lam Cryo 3.0 结合了高能密闭式等离子反应器、远低于 0℃工作温度以及新的化学蚀刻物质，可蚀刻出深宽比达 50:1、深度达 10μm 的通道，同时从顶部到底部的特征关键尺寸偏差不到 0.1%。此外相较传统介电工艺，Lam Cryo 3.0 技术的蚀刻速度是前者的 2.5 倍，能耗降低了 40%，排放量更减少了 90%。
Counterpoint Research 联合创始人兼研究副总裁Neil Shah 表示：“人工智能正在推动云端和边缘对闪存容量和性能的需求呈指数级增长。这迫使芯片制造商在 2030 年底实现 1000 层 3D NAND 的竞赛中扩大 NAND 闪存的规模。”“Lam Cryo 3.0 低温蚀刻技术是超越传统技术的重大飞跃。它以近乎完美的精度和控制蚀刻出比其宽度深 50 倍以上的内存通道，实现小于 0.1% 的轮廓偏差。这一突破显著提高了先进的 3D NAND 产量和整体性能，使芯片制造商能够在人工智能时代保持竞争力。”
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
热门跟贴