AMD Zen 6 EPYC Venice 亮相：256 核巨兽、双大尺寸 I/O 裸片，业界首款进入量产爬坡的 2nm HPC 芯片
图片来源：Computerbase
AMD 在 Advancing AI 活动上展示了下一代 EPYC Venice CPU，基于 Zen 6，核心数高达 256。
AMD 下一代 EPYC Venice 全线开火：旗舰 256 核 Zen 6 芯片亮相，体量惊人
面向下一波数据中心，CPU 将比 GPU 扮演更关键的角色，原因是智能体 AI（Agentic AI）与强化学习（RL）工作负载抬头。因此，各 CPU 厂商都在推出新芯片，既要在这些负载上把能力拉满，也要在竞争中拿下榜首。
图片来源：Computerbase
在 Advancing AI 2026 上，AMD 已确认将推出基于 Zen 6 核心架构的 EPYC Venice CPU。官方演示还有几小时，公司却已在美国旧金山 Moscone Center West 挂满横幅。其中一块横幅上的芯片外形很特别，被 Computerbase 拍到，正是旗舰 256 核 EPYC 那一颗。
AMD 采用全新的 Zen 6 核心架构，将用于代号 Venice 的第 6 代 EPYC CPU。EPYC Venice 是业界首款在台积电 2nm 工艺上进入量产爬坡的 HPC 产品；其对接 Helios AI 机柜的就绪状态，也说明 AMD 会继续为高性能客户拿出最好的方案。
AMD Venice 256 核。（图：Patrick Moorhead @PatrickMoorhead，2026年7月22日）
台积电 2nm 工艺从 FinFET 转向纳米片晶体管（GAA），同功耗下性能提升约 10%–15%，同性能下功耗降低约 25%–30%，晶体管密度最高提升约 15%。
AMD 第 6 代 EPYC Venice 今年早些时候在 CES 上已做过预告：最高 256 核、512 线程，由八颗大型计算裸片与两颗更大的 I/O 裸片组成。图中也能看到，八颗大型 CCD 每颗共 32 核，切成两个 16 核复合物（complex）。中间的 I/O 芯片尺寸很大，集成了 PCIe 6.0、UCIe、DDR5 等大量控制器。
针对这颗芯片，AMD 承诺 EPYC Venice 性能与能效提升超过 70%，线程密度提升超过 30%。
图片来源：AMD
再一次，智能体 AI 负载把对高性能 CPU 的需求抬高了一个数量级。对手也在全力推出面向智能体优化的 CPU。与 GPU 领域类似，英伟达是 AMD 在此赛道的主要对手，其 Vera CPU 基于自研 Arm IP，为 Vera Rubin NVL72 机柜供电。AMD 由 Zen 6 EPYC 驱动的 Helios AI 机柜不仅核心更多，性能更快，单核能力也更好——这对持续吞吐很重要。
在早期基准中，AMD 展示：不仅第 5 代 Turin（Zen 5）相对 Vera 领先，第 6 代 Venice（Zen 6）领先幅度更大，在相近功耗规模下带来更高性能与更好的 TCO。
AMD EPYC CPU 产品家族
（表 1/2）
项目
Verano
Venice-Dense
Venice
Turin-X
Turin-Dense
Turin
Siena
系列名称
AMD EPYC Verano
AMD EPYC Venice-Dense
AMD EPYC Venice
AMD EPYC Turin-X
AMD EPYC Turin-Dense
AMD EPYC Turin
AMD EPYC Siena
产品线品牌
EPYC 9007
EPYC 9006
EPYC 9006
EPYC 9005
EPYC 9005
EPYC 9005
EPYC 8004
预计上市
2027
2026
2026
2025
2025
2024
2023
CPU 架构
Zen 6+
Zen 6C
Zen 6
Zen 5
Zen 5C
Zen 5
Zen 4
制程节点
待定
台积电 2nm
台积电 2nm
台积电 4nm
台积电 3nm
台积电 4nm
台积电 5nm
平台名称
SP7
SP7
SP7
SP5
SP5
SP5
SP6
插座
待定
待定
待定
LGA 6096 (SP5)
LGA 6096 (SP5)
LGA 6096
LGA 4844
最高核心数
待定
256
96
128
192
128
64
最高线程数
待定
512
192
256
384
256
128
最大 L3 缓存
待定
1024 MB?（128 MB/CCD）
384 MB?（48 MB/CCD）
1536 MB
384 MB
384 MB
256 MB
Chiplet 设计
待定
8 颗 CCD（每 CCD 1 个 CCX）+ 2 颗 IOD？
8 颗 CCD（每 CCD 1 个 CCX）+ 2 颗 IOD
16 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
12 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
16 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
8 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
内存支持
待定
DDR5-8000+
DDR5-8000+
DDR5-6400
DDR5-6400
DDR5-6400
DDR5-5200
内存通道
待定
16 通道（SP7）
16 通道（SP7）
12 通道（SP5）
12 通道
12 通道
6 通道
PCIe 支持
待定
128–192 条 PCIe Gen 6
128–192 条 PCIe Gen 6
待定
128 条 PCIe Gen 5
128 条 PCIe Gen 5
96 条 Gen 5
TDP（最高）
待定
约 600W
约 600W
500W（cTDP 600W）
500W（cTDP 450–500W）
400W（cTDP 320–400W）
70–225W
（表 2/2）
项目
Bergamo
Genoa-X
Genoa
Milan-X
Milan
Rome
Naples
系列名称
AMD EPYC Bergamo
AMD EPYC Genoa-X
AMD EPYC Genoa
AMD EPYC Milan-X
AMD EPYC Milan
AMD EPYC Rome
AMD EPYC Naples
产品线品牌
EPYC 9004
EPYC 9004
EPYC 9004
EPYC 7004
EPYC 7003
EPYC 7002
EPYC 7001
预计上市
2023
2023
2022
2022
2021
2019
2017
CPU 架构
Zen 4C
Zen 4 V-Cache
Zen 4
Zen 3
Zen 3
Zen 2
Zen 1
制程节点
台积电 4nm
台积电 5nm
台积电 5nm
台积电 7nm
台积电 7nm
台积电 7nm
格罗方德 14nm
平台名称
SP5
SP5
SP5
SP3
SP3
SP3
SP3
插座
LGA 6096
LGA 6096
LGA 6096
LGA 4094
LGA 4094
LGA 4094
LGA 4094
最高核心数
128
96
96
64
64
64
32
最高线程数
256
192
192
128
128
128
64
最大 L3 缓存
256 MB
1152 MB
384 MB
768 MB
256 MB
256 MB
64 MB
Chiplet 设计
12 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
12 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
12 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
8 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
8 颗 CCD（每 CCD 1 个 CCX）+ 1 颗 IOD
8 颗 CCD（每 CCD 2 个 CCX）+ 1 颗 IOD
4 颗 CCD（每 CCD 2 个 CCX）
内存支持
DDR5-5600
DDR5-4800
DDR5-4800
DDR4-3200
DDR4-3200
DDR4-3200
DDR4-2666
内存通道
12 通道
12 通道
12 通道
8 通道
8 通道
8 通道
8 通道
PCIe 支持
128 条 Gen 5
128 条 Gen 5
128 条 Gen 5
128 条 Gen 4
128 条 Gen 4
128 条 Gen 4
64 条 Gen 3
TDP（最高）
320W（cTDP 400W）
400W
400W
280W
280W
280W
200W
https://wccftech.com/amd-256-core-epyc-venice-behemoth-cpu-pictured-confirms-32-cores-per-zen-6-ccd/
热门跟贴