·聚焦:人工智能、芯片等行业
欢迎各位客官关注、转发
前言：
决定AI芯片扩展性能的关键瓶颈，从「晶体管密度」迁移到「芯片之间如何连接」。
台积电想把自己从先进晶圆制造商，进一步变成AI算力系统的核心制造平台。
这意味着，CoWoS已成为是台积电整个「系统级缩放」路线的中轴。
作者| 方文三
图片来源 | 网络
为什么台积电一定要自己把CoWoS做大？
过去几十年，半导体性能增长的核心问题相对简单：晶体管做得更小，同样面积塞进更多晶体管。
AI时代，这条路径依然重要，但已经不够。
大模型需要的并非单颗GPU不断膨胀，而是计算Die、HBM、I/O Die、网络芯片甚至未来光学引擎共同工作。
CoWoS承担的正是这个角色，台积电将CoWoS定义为整合多个SoC与HBM、提升计算能力及内存带宽的核心HPC封装技术。
所以，AI时代先进封装已经成为芯片架构的一部分，这也是台积电不能把这块业务完全交给传统OSAT的原因。
假设台积电已经帮英伟达、AMD、Google或者其他ASIC客户生产出了最先进的N3、N2计算芯片，但这些晶圆最终因为CoWoS产能不足而无法变成可交付GPU，那么台积电前道制程扩产创造的价值，也会被后道瓶颈锁死。
事实上，这个问题直到2026年仍没有完全消失。TrendForce认为，全球2.5D先进封装仍处于紧张状态，并预计台积电到2027年还会继续大幅扩大CoWoS产能；市场供应链估算显示，台积电2026年底CoWoS月产能可能达到约12万至14万片，但供需缺口依然存在。
因此台积电扩CoWoS，是在把AI芯片产业链最后一个可能限制先进制程出货的「窄门」，掌握在自己手中。
台积电明确表示，公司会同时根据客户的前道晶圆需求和高端封装需求安排产能，并因为先进封装产能持续紧张，与OSAT合作扩充供给。
换句话说，它的思路并不是把所有传统封装业务都吃掉，而是牢牢掌握最关键的技术平台和客户接口，再利用OSAT释放部分产能压力。
因为AI芯片一旦围绕台积电自身的制程、CoWoS、HBM、基板、测试以及EDA流程完成设计验证，再更换封装平台，代价远比传统封装时代高。
所以CoWoS对台积电的意义，很像在晶圆代工护城河外，再挖的第二道护城河。
台积电的多层战略意图考量
台积电对CoWoS的投资更重要的价值是：先进封装产能充足→客户敢于下更多先进节点GPU/ASIC晶圆订单→N5/N3/N2/A16等前道产能利用率和客户黏性上升。
AI时代CoWoS让先进计算晶体管真正获得足够的数据、足够低的互连能耗和足够大的本地内存容量。
这也是为什么AI算力越高，先进封装的经济价值反而越高：让一个数万美元级计算设备少等待内存几个百分点，都可能拥有显著系统级价值。
①吃掉AI芯片的最大价值份额：Blackwell、Rubin这类旗舰GPU受限于的不是晶圆投片量，而是封装环节。
重仓CoWoS等于把「前道+后道」整条价值链攥在自己手里，形成一站式不可转单的闭环：客户用了N3/N2制程，就几乎只能用CoWoS封装，涨价也无处可逃。
②用产能分配权绑定并排序客户：英伟达作为CoWoS最早的共同定义者，拿走约60%产能；AMD约8%；博通、Marvell因承接谷歌、Meta的ASIC订单跻身顶级VIP。
产能分配的背后是一套精密的客户制衡术：既深度绑定英伟达，又扶持AMD和ASIC阵营以分散单一客户风险。
③以Co-design构筑「联合定义」壁垒：台积电的真正护城河在于与英伟达、AMD从芯片架构设计阶段就开始的协同，Die-to-Die互连、中介层尺寸、HBM堆叠数量都是共同定义的。
这意味着竞品即使造出同等封装，客户芯片架构也已与CoWoS工艺深度耦合，迁移成本极高。
④为「后摩尔时代」提前卡位：CoWoS只是3DFabric平台的一极，支持20个HBM堆栈的14倍光罩CoWoS预计2028年投产，24-HBM版本2029年面世；同时面板级封装CoPoS已进入研发产线验证，预计2027年中试产，英伟达Feynman平台将是首个客户。
三星、英特尔和OSAT走向不同道路
未来先进封装竞争，很难演变成某一条技术路线「通吃」。
英特尔试图利用局部硅桥降低超大面积封装成本，三星希望发挥Foundry、HBM与先进封装的垂直整合优势，日月光则从成本、中立性和第二供应源需求切入。
三星最大的牌是垂直整合，同时拥有先进逻辑、HBM、Foundry和先进封装。2.5D Cube-S可以集成逻辑芯片与HBM，另外还有基于硅桥和RDL的Cube-E、Cube-R，以及3D Cube-T、Cube-H。三星甚至可以将逻辑、存储和封装打包提供给客户。
三星的理论优势很明显：HBM就在自己家里。
如果未来Custom HBM越来越重要，存储、逻辑和封装协同设计，可能成为三星反攻的重要切入口。
已经完成3.3倍光罩面积Cube-S方案的资格认证，可支持最多8颗HBM，并继续开发更大尺寸版本。
它同时拥有晶圆代工、先进封装以及自有HBM和存储业务，可以形成从逻辑芯片到存储再到封装的垂直整合能力。
但最大的问题依然是先进逻辑制程的规模、客户生态以及量产信任度与台积电存在差距。
英特尔走的是另一条路线，EMIB不是使用一整块巨大的硅中介层，而是在需要高速连接的位置嵌入局部硅桥，再结合Foveros进行3D堆叠。对于越来越大的Chiplet系统，这种结构在成本、尺寸扩展等方面具有潜在吸引力。
英特尔已经把advanced packaging提升到更高战略位置，并在2026年设立专门领导层负责先进封装、系统集成与后端制造。其EMIB路线规划也继续向更大封装、更多HBM和更多Chiplet扩展。
由此形成了EMIB与Foveros两条互补路线：EMIB采用局部硅桥连接相邻Chiplet，不需要在整个芯片群下方铺设完整的大面积硅中介层；Foveros Direct则利用Cu-Cu混合键合实现垂直3D堆叠，两者还能结合形成EMIB 3.5D架构。
这一路线最大的差异在于，通过只在需要高速die-to-die互连的位置部署硅桥，有机会降低大面积硅中介层带来的材料和成本压力，同时将先进封装打造为英特尔Foundry争夺外部客户的重要差异化能力。
其选择的是桥接路线，EMIB-T第一层互连凸点间距缩到25微米，封装尺寸达到120×120毫米，单封装集成超过9倍光罩面积的计算与存储硅，HBM4e超过12Gb/s，UCIe达到64Gb/s。
但EMIB-T要证明的不只是论文参数，还有大客户量产良率、HBM兼容、封装设计规则迁移和与外部晶圆厂逻辑的协同。
ASE、Amkor等OSAT则是第三条道路，它们最大的优势是开放性和客户中立。ASE的VIPack已经覆盖RDL Fan-Out、硅桥、2.5D/3D以及CPO。
日月光VIPack体系下的FOCoS-Bridge，利用fan-out RDL结合局部硅桥，试图用更灵活的结构替代完整的大面积硅中介层，该技术已经能够实现亚微米级die-to-die互连。
由于OSAT通常不绑定某一家晶圆代工厂，其优势在于客户中立性、制造灵活性以及潜在的成本优势。FOCoS-Bridge的定位也相当明确，就是以局部硅桥加fan-out RDL的方式挑战完整硅中介层方案。
但OSAT面对的问题是缺少台积电那种「先进节点+封装+EDA+客户产品路线图」的完整闭环。
因此短期内，它们更可能成为CoWoS扩产的重要协作者和溢出产能承接者，而不是完全取代台积电。
台积电的优势在于，它已经把CoWoS从单一封装技术扩展为先进制程、SoIC、HBM、Chiplet、EDA/IP和规模量产共同组成的平台。
结尾：
AI时代的竞争，正在从单一芯片性能比拼，转向整个计算系统能力的较量。
CoWoS之所以成为台积电重点布局方向，并不只是封装需求增长，更因它连接了先进制程、HBM、Chiplet以及客户生态。
部分资料参考：Reuters：《TSMC sees AI accelerator wafer demand up 11x from 2022 to 2026, CoWoS capacity CAGR over 80%》，TrendForce：《TSMC CoWoS Supply-Demand Gap Reportedly Seen Narrowing from 20% to 10% by End-2026》，Tom’s Hardware：《TSMC raises 2026 capital budget to $60 billion to $64 billion》
本公众号所刊发稿件及图片来源于网络，仅用于交流使用，如有侵权请联系回复，我们收到信息后会在24小时内处理。
请务必注明：
「姓名 + 公司 + 合作需求」
热门跟贴