Marvell在ECOC 2026发布了业界首批2nm光互连技术，共四项业界首款，目标是在AI数据中心从1.6T向3.2T升级时维持机柜总功耗不变。

打开网易新闻 查看精彩图片

四项技术分别是：

首款2nm 400G/lane光PAM4。 从1.6T到3.2T，单通道速率必须从200G推至400G。这是3.2T落地的物理层基础，Marvell用2nm节点实现，官方定位为低功耗、超高速光连接。

首款2nm 800G ZR/ZR+ with MACsec。 由Marvell Libra 2nm相干DSP驱动，在800G ZR/ZR+ OSFP可插拔模块中集成MACsec，扩展COLORZ可插拔产品组合，面向超大规模AI和云数据中心网络。

首款2nm 1.6T ZR和coherent-lite O波段。 两项演示均由Marvell今年早些时候发布的下一代DSP驱动，针对数据中心内部及之间的高带宽连接，为3.2T铺路。其中Aquila M是首款O波段优化的coherent-lite光DSP，集成MACsec。

102.4T CPO平台。 200G/通道硅光子，将光学器件直接与AI加速器和交换芯片集成。背景是每通道速度和多机架AI集群已突破铜缆传输极限，CPO用于提供扩展AI网络所需的带宽密度和能效。

从产业角度看，这几项技术指向几个现实问题。

功耗是2nm的首要驱动力。 光模块功耗随速率提升而增加，在交换机总功耗中的占比越来越高。2nm节点带来的不只是带宽密度，更是每比特焦耳数的下降。Marvell声称从1.6T升级到3.2T时维持机柜总功耗不变，靠的就是这个。

制程竞赛进入2nm，但量产和产能才是关键。 Marvell光DSP从5nm Nova到3nm Ara，再到2nm Libra和此次2nm全组合。博通已有3nm、每通道400G的Taurus方案。两家在400G/lane节点上交汇。Marvell已确认与台积电在2nm平台合作，量产预计2028年。光DSP在台积电先进产能中属于较小应用，能否拿到足够配额，比制程首发更影响实际交付。

CPO与可插拔并行推进。 Marvell同时展示800G ZR/ZR+可插拔模块和102.4T CPO平台，说明两条路线面向不同场景。可插拔仍是当前出货主力，CPO针对铜缆已达极限的多机架AI集群。CPO的规模化拐点预计在3.2T时代，Marvell的102.4T平台是对这一节点的提前卡位。

需求扩张与供给瓶颈并存。 AI数据中心推动光模块市场快速增长，多家机构已上调预测。但先进制程产能同时被AI芯片争夺，光DSP的供给弹性有限。Marvell锁定2nm产能的策略，本质是在为2027至2028年的需求高峰做准备。

四项首款为3.2T提供了完整的技术路径，从400G/lane PAM4到相干、coherent-lite和CPO。实际影响取决于两个变量：2nm产品能否按期量产，以及台积电2nm产能如何分配。