【每日热点速读】

1、三星加速平泽P5首个量产线建设，设备引进时间或提前至明年Q2

2、消息称南亚科技因侵犯原属英特尔的DRAM专利被起诉

3、荷兰首相：力阻美国对ASML加码出口限制

4、支持8000 MT/s传输速率，澜起成功量产DDR5第五子代RCD芯片

1

三星加速平泽P5首个量产线建设，设备引进时间或提前至明年Q2

据韩媒报道，三星电子正在加快其平泽5号园区（P5）首条量产线（Ph1）的建设进度。目前三星正与主要设备厂商讨论，将Ph1的设备搬入目标时间从原定的明年第三季度提前至明年第二季度。分析认为，这反映出在面向人工智能的高附加值DRAM和NAND需求暴增的背景下，三星希望能尽快确保产能。

P5定位与前期进度

P5是三星以2028年投产为目标打造的下一代半导体生产基地，今年第三季度已启动Ph1洁净室的建设。

此前，三星原计划于2027年年初完成P5 Ph1洁净室建设，但目前已将日程提前了约6个月。相应地，P5 Ph1的设备导入时间原本也预计安排在明年第三季度左右。

投资节奏进一步提速

但近期，三星在P5上的设备投资节奏明显加快。

据业内人士表示，三星方面已传达意向，希望将P5 Ph1的设备搬入时间从原定的明年7—8月提前至明年5—6月左右。由于洁净室提前建设，日程此前已经变动过一次，如今投资速度又进一步加快。

另据相关人士透露，三星甚至提出可以把设备先存放在其他地方，希望明年第一季度就能先拿到设备，并称“三星在P5上的提前投资意愿非常强烈”。

Ph2规划逐步明确

报道称，P5 Ph2的投资讨论也在具体化。目前来看，Ph1较可能建设为DRAM与高带宽内存（HBM）产线，而Ph2则较可能打造为第10代（V10）等最先进NAND产线。

一位设备行业人士指出：“虽然尚未正式下达采购订单（PO），但三星已就P5 Ph2建设为NAND产线的方案与供应商展开讨论。由于目前设备交期（从下单到交付所需时间）非常长，三星已要求合作方提前锁定相关零部件。”

三星工厂建设及现有工厂技术升级情况

打开网易新闻 查看精彩图片

来源：公开信息，CFM闪存市场整理

背后动因：存储供给持续紧张

三星提前设备投资时点的主要原因是存储半导体供应紧张。当前全球大型科技企业为搭建AI基础设施，正在增加高性能DRAM和NAND的订单量，但包括三星在内的存储厂商受产能限制，难以满足全部需求。

三星曾在今年7月的第二季度业绩说明会上表示：“结合当前已接到的需求来看，今年未能满足的部分将顺延至明年，形成额外的供给压力。预计明年的供应缺口将比今年更为严重，且这种供应不足态势在2028年仍将持续。”

2

消息称南亚科技因侵犯原属英特尔的DRAM专利被起诉

据悉，南亚科技在美国德州东区联邦地方法院被一家名为PowerWatch Systems LLC的NPE公司起诉，指控其侵犯原本属于英特尔的两项DRAM专利。

起诉书显示，南亚科技DDR3及后代DRAM存储产品侵犯了两项与提升存储总线效率和校准片上终端电路相关的专利：US7,281,079和US7,432,731。原告称告技术涉及高速存储基础技术，解决了DRAM架构中的性能瓶颈。

此次南亚科技涉及侵权的包括DRAM内存组件，DDR3、DDR3（L）和DDR4 SDRAM、DIMM以及特定产品系列，如南亚NT5U64m16GG和南亚DDR4-8Gb C-Die。

值得注意的是，这两项专利在PowerWatch获得之前均已过期。

3

荷兰首相：力阻美国对ASML加码出口限制

据外媒报道，荷兰首相罗布·戈滕在近日在受访时表示，他已就《多边硬件技术管制协调法案》（MATCH法案）及保护半导体产业的重要性，与美国总统特朗普及国会议员进行了多次沟通，试图阻止美国对ASML实施额外的出口限制。他表示“相信能够达成一项对各方都有利的协议”，但未透露具体细节与时间表。

MATCH法案由美国国会于今年4月提出，主要针对半导体制造设备出口管制，拟禁止向中国出售及维护浸没式深紫外（DUV）光刻设备和极紫外（EUV）光刻设备，并要求荷兰、日本等盟国实施同等水平的监管。该法案还包含相关条款，允许美方在约定期限内未能实现协调的情况下，对含有美国技术或部件的外国制造设备实施管控。目前该法案已获众议院外交事务委员会通过，但尚未最终成为法律。

4

支持8000 MT/s传输速率，澜起成功量产DDR5第五子代RCD芯片

澜起科技宣布成功量产DDR5第五子代寄存时钟驱动器芯片（RCD05）。该产品面向高性能DDR5 RDIMM内存模组，旨在满足数据中心、AI服务器等应用对高带宽、高可靠性内存系统日益增长的需求。

该RCD05芯片符合JEDEC DDR5RCD05规范，支持8000 MT/s的数据传输速率，较上一代RCD04产品提升约11%，为下一代服务器平台提供更充裕的带宽支撑。产品集成高性能、低抖动PLL时钟驱动电路，并支持CTLE连续时间线性均衡、ZQ校准等关键功能，有助于提升高速信号传输的信号完整性与稳定性。